This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06-244112

(43) Date of publication of application: 02.09.1994

(51) Int. CI.

H01L 21/205

(21) Application number: 05-050026

(71) Applicant: FUJITSU LTD


(22) Date of filing:

16. 02. 1993

(72) Inventor: OHORI TATSUYA

(54) METHOD OF GROWING COMPOUND SEMICONDUCTOR CRYSTAL

PURPOSE: To provide compound semiconductor crystal on an Si substrate wherein the surface shape (homology) can be improved, by partly using raw material wherein methyl groups are bonded to group III atoms, and growing second single crystal III-V compound semiconductor on a polished surface by a metal organic chemical vapor deposition method. CONSTITUTION: An Si substrate 31 is heated at about 500°C, and a low temperature buffer GaAs layer is formed on an Si slant substrate 31 by an metal organic chemical vapor deposition method (MOCVD). The growth of the GaAs layer is once interrupted, and the temperature of the Si slant substrate 31 is raised up to about 600°C which is the ordinary growth temperature. After that, a second GaAs buffer layer 35 is epitaxially grown on the first GaAs buffer layer 34 by an MOCVD method. While aqueous solution of soda hypochlorite is spread on the surface of the



second GaAs buffer layer 35, the surface is buffed. Thereby a flat polished surface 36 is formed.

LEGAL STATUS

[Date of request for examination]

16.04.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3093904

[Date of registration] 28.07.2000
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出類公開番号

特開平6-244112

(43)公開日 平成6年(1994)9月2日

(51)Int.CL5

滚別記号 庁内整理番号

FΙ

技術表示色所

HOLL 21/205

密査請求 未請求 請求項の数11 FD (全 10 頁)

(21)出類番号

特類平5-50026

(22)出頭日

平成5年(1993)2月16日

(71)出版人 000005223

百士追妹式会社

神奈川原川崎市中原区上小田中1015番地

(72)発明者 大堀 達也

神奈川県川崎市中原区上小田中1015普瓊

官士通袜式会社内


(74)代理人 弁理士 髙鶴 数四郎


(54)【発明の名称】 化合物半導体結晶の成長方法


(57)【要約】

【目的】 Si 基板上のII!-V族化合物半導体結晶の成長方法に関し、表面形状(モホロジ)を改善することのできるSi 基板上のII!-V族化合物半導体結晶の成長方法を提供することを目的とする。

【構成】 Si 基板上に第1の単結晶 I i i - V族化合物半導体層を成長する第1成長工程と、前記第1の単結晶 I I i - V族化合物半導体層を研磨して、研磨表面を得る工程と、 I I i 按原料として初期には i i I i k原子にエチル基が結合した原料を少なくとも一部用い、その後には i i i i k原子にメチル基が結合した原料を一部用いて、前記研磨表面上に第2の単結晶 I i i - V族化合物半導体層を有機金属気組成長法で成長する第2成長工程とを含む。







【特許請求の範囲】

【請求項1】 S! 基板上に第1の単結晶!! I-V族 化合物半導体層を成長する第1成長工程と、

前記第1の単結晶!!! - V族化合物半導体層を研磨し て、研磨表面を得る工程と、

結合した原料を少なくとも一部用い、その後には【 | | 族原子にメチル基が結合した原料を一部用いて、前記研 磨表面上に第2の単結晶 I I I - V族化合物半導体層を 有機金属気相成長法で成長する第2成長工程とを含む化 10 合物半導体結晶の成長方法。

【請求項2】 前記有機金属気相成長法のガス圧が約5 ①) Torr以下である請求項1記載の化合物半導体結 晶の成長方法。

【請求項3】 前記有機金属気相成長法のガス圧が50 ~100 Torrの領域内で選択される請求項2記載の 化合物半導体結晶の成長方法。

【請求項4】 前記 | | 【族原子にエテル基が結合した 原料がトリエチルガリウムであり、前記!!!族原子に メチル基が結合した原料がトリメチルガリウムである請 20 求項1記載の化合物半導体結晶の成長方法。

【請求項5】 前記トリエチルガリウムを用いて成長す る単結晶 | | 1 - V 族化合物半導体層の厚さが約10~ 100 nmである請求項4記載の化合物半導体層結晶の 成長方法。

【請求項6】 前記第2成長工程が、【 ! ! 族原斜とし て】【『族原子にエチル量が結合した原料と『【【族原 子にメチル基が結合した原料との混合ガスを用いる請求 項1または2記載の化合物半導体結晶の成長方法。

【請求項7】 前記 | | 【族原子にエチル基が結合した 30 原料がトリエチルガリウムであり、前記111族原子が メチル基と結合した原料がトリメチルガリウムである請 求項6記載の化合物半導体結晶の成長方法。

【請求項8】 前記復合ガス中!! 【族原子にエチル基 が結合した原斜の111族元素の全原斜に関するモル流 登比が約0.1以上である請求項7記載の化合物半導体 結晶の成長方法。

【請求項9】 前記 | |] 族原子にエチル基が結合した 原斜がトリエチルガリウム。トリエチルアルミニウム、 これらの混合物の一種である請求項1または2記載の化 40 合物半導体結晶の成長方法。

【請求項10】 前記 | | 【族原子がメチル基と結合し た原斜が、トリメチルガリウム、トリメチルアルミニウ ム。またはこれらの混合物のいずれかである請求項1、 2 9のいずれかに記載の化合物半導体結晶の成長方 法。

【請求項11】 前記第2成長工程が、[1]族原料と してトリエチルガリウムを用い、「型GaAsで形成さ としてトリメチルガリウムを用い、i型A!GaAsで 50 【0008】このような表面形状(モホロジ)は、微細

形成される第2のバッファ層と:型GaAsで形成され る活性層を成長する工程とを含む請求項1、2.9、1 ()のいずれかに記載の化合物半導体結晶の成長方法。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、結晶成長に関し、特に Si基板上のIIi-V族化合物半導体結晶の成長方法 に関する。

[0002]

【従来の技術】【||- V族化合物半導体装置は、光デ バイス、高速デバイス等として開発が進められている。 11-V族化合物半導体装置の基板として、半絶縁性 のGaAs基板やInP基板がよく用いられている。こ のような基板は、物理的支持を与えているが、電気的絶 縁部村としての機能の他は、電気的機能は有していな

【0003】ところで、GaAs基板等の111-V族 化合物半導体基板は、Si基板と較べると高価であり、 割れ易く、取り扱いに注意が必要である。S:蟇板は、 化合物半導体の基板と比較して一般的に電子移動度が低 いことを除き、軽量である(密度が低い)こと、熱伝導 率が高いこと、価格が低いこと、機械的強度が高いこ と、大口径ウエハが得易いこと等の面で優れている。 【①①①4】とのようなSi基板の利点を化合物半導体 装置に取り込むため、たとえばSI基板上のGaAs (GaAs on Si)の技術が注目されている。し かしながら、たとえはGaAsはSiに較べ、約3倍の 熱膨張係数を有し、SIのダイヤモント構造に対し、結 **晶系の臭なる防亜鉛機造を得する。これらの相異点に基** づき、S!基板上のGaAS結晶には解決すべき問題も \$(1.

【0005】Si基板上に600~700℃程度の成長 温度でGaAs層を成長し、室温まで降温すると、熱膨 張係教の差により、大きな熱応力が発生する。との熱応 力によってGaAs結晶中に結晶欠陥が発生する。成長 工程によって程度は異なるが、結晶欠陥密度は10°~ 10° cm にも達する。これらの結晶欠陥は、製造す る半導体装置の特性を劣化させる。

【①①06】また、成長温度から室温に降温した時に、 GaAsはSiよりも大きく収縮するため、GaAs/ Si(GaAs on Si)基板は凹型に反ってしま う。このウェハの反りは、墓板の口径が大きくなるほど 顕著になる。ウエハに反りがあると、ホトリソグラフィ における選光精度に問題が生じる。

【0007】また、S!基板上にGaAs層を成長する。 と、結晶成長が均一に進まないため、成長面には多数の 凹凸が発生する。たとえば、膜厚3μmのGaAs層の 表面には、面内で約2000nm、高さで約20nm程 度の凹凸が多数発生する。

な半導体素子を形成する場合に問題を生じるものと考えられる。このような問題を解決するために、従来から程々の手法が検討されてきた。以下、関連する技術を簡単 に説明する。

[0009] [2段階成長法(2 STEP growth method)] Si基板上に単結晶GaAs を2段階で成長する技術である。シリコン基板としては、(100) 面から<011>方向に約3度傾斜した表面を有する基板を用いる。このような表面を有するSi基板を、以下Si傾斜基板と呼ぶ。

【①①10】まず、清浄なSI表面を報出し、500℃程度の低温でMOCVDによってアモルファスGaAS層を成長する。その後、約600℃程度に加熱し、低温で成長したアモルファスGaAS層を結晶化し、単結晶層にする。その後、得られた単結晶GaAS層上に所望の単結晶III-V族化合物半導体層を成長する。

【①①11】 [結晶欠陥(転位密度)の低減] Si基板上に成長したGaAs結晶層の結晶欠陥を低減する方法として、下記のような方法が知られている。

【1) 012】(1). GaAs層の成長途中で、温度を 20 上昇あるいは降下して、熱膨張係数の差に起因してGa As層中に発生する熱応力による結晶欠陥(転位)を強 制的に曲げ、成長層の構方向に逃がす。

【10013】(2). GaAs 層の成長途中に、横方向 に歪を発生させるような格子定数の異なる材料層を挿入 する。たとえば、inGaAs 層が用いられる。格子定 数の差に起因する歪により、発生する転位は強制的に成 長層の横方向に曲げられる。

【①①14】 [表面形状 (モホロジ)の改善]シリコン 基板上に、シリコンとの間の結合エネルギが大きい材料。たとえばA1As、A1P、等の材料を最初の低温 バッファ 層として成長する。このような材料がシリコン 表面上に存在すると、その後のGaAs等の化合物半導体の成長において、表面に付着した原子の表面拡散が制限され、島状結晶の成長が抑制される。

【0015】また、選択成長や半導体結晶成長後に行な うアニール等、様々な手法が検討されている。

[0016]

【発明が解決しようとする課題】ところが、本発明者の知る限りにおいて、表面形状(モホロジ)の良好なGa 46 As/S: 基板の製造は極めて困難である。上述の2段階成長法を用いた場合、10nm~20nm程度の凹凸が発生するのを阻止するのは極めて困難である。

【① 0 1 7] 本発明の目的は、表面形状(モホロジ)を 改善することのできるSi華板上のIII-V族化合物 半導体結晶の成長方法を提供することである。

[0018]

【課題を解決するための手段】本発明の化合物半導体結 晶の成長方法は、S!基板上に第1の単結晶(II-V 族化合物半導体層を成長する第1成長工程と、前記第1 50

[0019]

【作用】S: 基板上に一旦 I i i - V族化合物半導体層 10 を成長し、この単結晶 i I I - V族化合物半導体層を研 磨して研磨表面を得れば、ある程度平坦な表面が得られ る。

【0020】しかしながら、研磨表面は研磨により結晶学的には乱れた表面であり、多数の転位を含む。この転位を含む研磨表面上に、まず!!!族原子にエチル基が結合した原料を少なくとも一部用いて、単結晶II!-V族化合物半導体層を成長すると、表面形状(モホロジ)の優れた単結晶層が得られる。

[0021] II! 疾原子にエチル基が結合した原料を 用いた有機金属気相成長法は、成長速度が遅く 反応炉 に堆積が生じやすい。したがって、厚い単結晶層を!! ! 族原子にエチル基が結合した原料のみを用いて成長す ることは困難である。

【0022】しかしながら、「iii族原子にメチル基が結合した原料に切り換えるか、復合することにより、所 些の厚さの単結晶iii-V族化合物半導体層を良好な モホロジで成長することが可能となる。

[0023]

【実施例】以下、本発明の実施例をその基礎となった実験と共に説明する。図1は、研磨表面を有するGaAs/Si基板の作成を説明するための断面図である。まず、<011>方向に約3度傾斜した(100)面を有するSi傾斜基板を準備する。

【0024】図1(A)に示すように、S:傾斜基板3 1を水素雰囲気中で約1000℃に加熱する。Si基板31表面のSiO、層は、水素によって遅元され、除去される。

【0025】図1(B)に概略的に示すように、S1O

」層を除去されたS!基板表面は、2原子層の段差を有する階段構造の表面となる。各段差が2原子層の高さを有するため、この表面上にGaAsを結晶成長した時、段差部においても同一原子層が連続するようになる。 【0026】次に、S!基板31を約500℃程度に加熱し、有機金属気相成長法(MOCVD)によってS!傾斜基板31の上に低温バッファGaAs層を成長する。この工程においては、まずS!傾斜基板31の上に、図1(C)に示すように、アモルファスGaAsの島状領域32が成長し、やがて図1(D)に示すように、隣接するGaAs島状領域32が合体してSi傾斜基板31の表面を確い尽くすアモルファスGaAs層3 3が成長する。

【0027】一旦、GaAs層の成長を中断し、600 で程度の通常の成長温度までS : 傾斜垂板3 1 を昇温す る。この昇温工程によって、低温GaAsバッファ層3 3は結晶化し、図1 (E) に示すような第1GaAs単 結晶バッファ層34を形成する。

【0028】その後、図1(F)に示すように、第1G aASバッファ層34の上に、第2GaASバッファ屋 35をMOCVDによりエピタキシに成長する。この工 程までが、従来より知られた2段階成長法である。

[0029]次に、図1 (G) に示すように、GaAs 第2パッファ層35の表面を次亜塩素酸ソーダの水溶液 を塗布しながら、パフ研磨を行なうことにより、平坦な 研磨表面36を形成する。このような工程により、外見 上は平坦な表面を有する単結晶GaAs厚が得られる。 【①①30】本発明者は、このようにして作成した研磨 表面を有するGaAs/Si基板上に、どのようにすれ はモホロシに優れたエピタキシ層が成長できるかを原料 ガスを変えて調べた。実験の結果、成長に用いる原料ガ ことを見い出した。

[0031]とこで、行なった実験内容と結果を説明す る。まず、研磨表面を有するGaAs/S!基板とし て、膜厚約1μmのGaAs層を有するものを準備し た。研磨表面上に、成長圧力約7670mmで幾厚0. 6~0.7μmのGaAs層を以下の原料を用いて成長 した。再成長層の順厚を0.6~0.7 µmに設定した のは、高電子移動度トランジスタ(HEMT)用結晶の 標準的膜厚に揃えるためである。

【0032】(1)、トリメチルガリウム(TMGa) (2). トリエチルガリウム (TEGa)

(3). 初めの50nmをTEGa. 後の0. 65 um をTMGa

(4). TMGaとTEGaの混合ガス(流置比は、T MGa/TEGa = 0.7/0.3)

ます。 条件 (1) と (2) については、成長温度を60 0~720℃に変化させ、成長速度は8~10Å/5と なるように流量を設定した。「「「族とV族の流量比」 (ソ/!!!比) は約20とした。なお、条件(1)に ついては、V/II!比を10から50まで変化させる 40 実験も行なった。さらに、条件(1)については、成長 圧力を760下のよりにする成長も行なった。

[0033] 図3は、条件(1)と(2)の実験におい て得られた豪面組さの成長温度依存性を示すグラフであ る。GaソースとしてTMGaを用いた成長において は、成長温度約630°Cでは表面粗さが30nm近くも あり、成長温度を高くするにつれて表面粗さは減少する が、成長温度約720°Cにおいても表面粗さは約6.5 n mあった。

を用いた成長においては、成長温度約630°Cにおい て、表面組さは約3.8mmであり、成長温度約720 でにおいては表面粗さは約2.6nmとなった。これら の実験結果からGaソースとしてTEGaを用いると、 表面組さが減少すると共に、成長温度依存性が小さくな るととが判った。

[0035]分解温度が約680℃であるTMGaのよ 解温度が高く、基板表面にGa(CH。)。の形で到達 16 し、GaAS層表面を拡散中にGaとメチル基に分解 し、結晶成長するものと考えられている。

【0036】一方、分解温度が約500℃であるTEG aのように、II!族原子にエチル基がついたものは、 でで完全に分解し、GaAs表面にはGa原子の形で到 達する。

【10037】図3の実験結果から、GaAs表面にはG a 原子の形で到達する方が表面モホロジの改善に有効で あるとも考えられる。そこで、Ga原子をGaソースと スによって再成長結晶の表面モホロジが大きく変化する 20 する分子線エピタキシ(MBE)法の成長も行なった。 【① 038】もし、GaAs豪面にGaが原子の状態で 到達することにより、表面モホロジが改善されるのであ れば、MBE法の成長によって、表面モホロジの優れた エピタキシャル層が得られることになる。

> 【①039】研磨表面を有するGaAs/S!華板上 に、成長温度6.5 () ℃でG a A s 層を () . 6 μ m 成長し たところ、図4 (A) の結晶構造を示す写真に示すよう な極めて凹凸の大きい表面が得られた。なお、図4

(A) 下部に測定した結晶面高さの分布例を示す。表面 30 粗さは高さで約50ヵm近くもあり、表面モホロジはか えって悪くなっている。

【①①40】したがって、単にG8原子を拡散種にする だけでは表面荒れは小さくならず、MOCVDで用いた V族原料であるAsH, と、MBE法で用いたV族原料 であるASのようなV終元素の原料の差も何らかの形で 表面組さ (あるいは平坦性) に寄与していることが読み

【()()41】条件(1)にしたがい。GaAsソースと してTMGaを用いたMOCVDによって成長したGa As層は、図4(B)の結晶構造を示す写真に示すよう な表面を有する。このように、GaソースとしてTMG aを用いると、成長層表面に深いピットが生じる。 【①①42】また、灸件(1)について行なった常圧と 低圧(7670ァミ)の実験結果から、低圧の場合は、 図4 (B) に示すようなピット状の表面覚れが発生し、 常圧の場合は逆に隆起状の表面荒れが発生することも判 明した。この結果から、成長圧力は基板表面での分解種 に影響を与えることが示唆されている。

【10043】とれらの現象の詳細については、今のとこ 【0.03.4】とれに対して、Gay-スとしてTEGa-50-6不明であるが、上述の実験から減圧<math>MOCVDによ

り、GaソースとしてTEGaを用いると、表面荒れが 抑制されることが判明した。なお、その他の成長条件、 出せなかった。

【① ① 4.4 】ところが、この実験結果に基づき、研磨表 面上の | | | - V族化合物半導体結晶を、 | | | | | | | | | | | | | | にエチル基が結合した原料を用いて成長しようとする と、以下のような問題が生じる。

【① ① 4.5 】 (a). 一般に、エチル系原料は蒸気圧が 1~2 A/ 8程度となってしまう。したがって、膜厚の 大きい層を成長するためには、成長時間がかかり、スル ープットが低下する。

【()()46】(b).また、エチル系原料は上述のよう に分解し易く、反応炉の壁面にも分解物が付着し易い。 大量生産においては、図5に示すようなバレル型反応炉 を用いることが多い。このような装置において、分解の ため原料ガス導入口付近に多量の分解物が付着すると、 その訓がれが生じた時には成長層内に多数の表面欠陥が 生じる。

【0047】図5においては、サセプタ41は、中心軸 の回りに複数の傾斜面を有するサセプタ41の傾斜面上 に、複数の基板42が設置される。このサセプタ41上 方に、原料ガス導入口44が設けられており、サセプタ 4.1を回転させながら原斜ガス導入口4.4より原斜ガス を導入し、結晶成長を行なう。

【①①48】TEGaのような分解し易い原料ガスを用 いると、原料ガス導入口44近傍の反応炉壁表面にも付 者物46が堆積する。この総績物が厚くなり、壁面から 剥がれると、多量のゴミが落下し、成長層内に結晶欠陥 30 を発生させる。

【りり49】このため、再成長層のGa原料として全て TEGaを用いることは実用上、不可能である。そこ で、本発明者は、成長の初期においては、少なくとも部 分的にTEGaを用い、どのような表面モポロジが得ら れるかを調べた。これが条件(3)および(4)であっ

【0050】図2を参照して、条件(3)および(4) を概略的に説明する。図2(A)、(B)は、条件 (3)を示す。図2(A)に示すように、まずGaソー 40 考察される。 スとしてTEGaを用い、V炊原料してAsH,を用い て滅圧MOCVD法によりGaAs層37を成長する。 【①①51】ある程度の厚さのGaAs層が成長した 後、図2(B)に示すように、GaソースをTMGaに 切り換え、V族元素としてはAsH」を用いて、さらに 減圧MOCVD法により、GaAs層38を成長する。 【0052】すなわち、条件(3)においては、TEG aを用いてまず50nmのGaAs層を成長し、次にT MGaに原料ガスを切り換え、さらにり、65μmのG aAS座38を成長する。

【0053】図2(C)は、条件(4)を説明する。G aソースとしてTMGaとTEGaの両方を用い、V族 原料としてはAs目。を用いて減圧MOCVD法によ り、GaAs層39を約0.6 um成長する。

【0054】図6(A)は、条件(3)で得られた成長 歴表面の結晶構造を表す顕微鏡写真を示す。 図から明ら かなように、図4(B)で見られたような深いピットは 完全に消滅し、滑らかな表面が得られている。

【1) () 5.5】ビット消滅原因を検討するため、成長結晶 低い。このため、モル流量が大きく取れず、成長速度は 10 の透過電子級顕微鏡測定を行ない、転位の形態を比較し たが、原料ガスとしてTMGaとTEGaを用いた場合 について有意義な差は見られなかった。

> 【①056】したがって、TEGaを用いた結晶成長に よって、転位を減らす作用はないものと考えられる。し かしながら、成長表面における顕著な差から転位に付随 する結晶の乱れをTEGaによる成長によって埋め込む ことができるのではないかと考えられる。

【0057】現在のところ、具体的メカニズムは不明で あるが、薄い層であっても一旦エチル系原料で結晶層を 26 成長すれば、その後、その上にメチル系原料を用いて成 長を行なっても表面の粗さが抑制できることが判明し

【10058】また、純エテル系原料を用いる代わりに、 エチル系原料メチル系原料を混合した場合に、どのよう な表面が得られるかを確認するために行なった条件 (4)の実験の結果は、図6(A)とほとんど変わらな い表面を発生した。

【①①59】エチル系原料からメチル系原料に切り換え る場合、初期にエチル系原料で成長すべき層の最小膜厚 については未だ実験的裏付けを得ていないが、その他の 状況の考察から約10mm以上あればよいものと思われ る.

【①①60】とのTEGaで成長する膜厚は、あまり厚 くすると、上述した大量生産における弊害を発生するた め、約100mm以下とすることが好ましいと考えられ る。また、エチル系原料とメチル系原料を混合する場合 は、エチル系原料を約0、3とした場合、純エチル系原 料を用いた場合とほとんど変わらない結果が得られたこ とより、エチル系原料が約り、1以上あればよいものと

【①①61】さらに、転位密度を低減するのに効果があ る「Aドープの結晶層を成長した。結晶成長初期には、 約50nmのGaAs層をGaソースとしてTEGaを 用いて成長した。

[0062]続いて、約400nmのAlinGaAs 屋をIII ! 炊原斜としてTMA!、TEGa、TEIn を用い、1mの遺度を約1E20cm~?となるようにし て、成長温度約650°C、成長圧力約76Torrで成 長した。

56 【0063】その結果、得られた表面の結晶構造の写真

(5)

を、図6 (B) に示す。インジウムドーブにより表面モ ホロジが減少し、表面粗さは約2 n m程度まで減少し た。インジウムを添加すると、表面をボロジが改善でき る他、移動度も高めることができる。ただし、禁止帯幅 は若干減少する.

【①①64】以上に説明したような結晶成長法を用い、 [1] - V族化合物半導体装置を成長する場合を以下に 部単に説明する。図7は、シリコン基板上に形成した! ↓ I - V族化合物半導体のHEMTの構成を概略的に示 CVD法により成長温度約650℃。成長圧力約76下 orrで緑煙構造を成長し、HEMT鉄體を作成した。 【0065】図7に示すよろに、Si 華板1の表面に、 GaAs層を2段階成長法により成長し、その後研磨を 行なって研磨表面を有する厚さ約2μmのGaAsバッ ファ屠2を有するGaAs/S!基板を準償する。この GaAs/Si墓板の研磨表面上に、まずGaソースと してTEGaを用いて厚さ約50nmのGaAsバッフ ァ層3a を成長する。

【0066】続いて、GaソースをTMGaに切り換 え、111族原斜としてさらにトリメチルアルミニウム (TMA!)を用い、厚さ約400nmのA!GaAs バッファ暦3bを成長する。

【① 067】との上に、GaソースとしてTMGaを用 い、厚さ約200mmのi型GaAs電子走行層4を成 長する。GaソースとしてTMGaを用いることによ り、成長速度を高めることができる。成長速度を一定と すれば、原料ガスの流置を低減することができる。

【0068】電子走行暦4の上に、GaAsソースとし てTEGaを用い、AIソースとしてTEAIまたはT MAlを用いて厚さ約lnmの!型AlGaAsスペー サ層5を成長し、続いてGaソースとしてTEGa、A !としてTMA1を用い、n型不純物源としてSi、H 。を用いてSiドーフのn型A!GaAS層6を厚さ約 38 nm成長する。

[0069] なお、ここで、GaソースとしてTEGa を用いたのは、TMGaと較べ、TEGaを用いた場合 には成長速度が遅くなり、薄い膜厚を結度良くコントロ ールすることが容易になるためである。

【0070】その後、さらに、GaAsソースとして丁 MG a を用い、不純物源としてSi、H。を用いてSi ドープのn型GaAsキャッフ層7を厚さ約50nm成 長する。

【()()71】このような成長方法によって得られた表面 の組さを、原子間力類微鏡で測定したところ、表面組さ は高さ方向で約4mmであった。この値は、研磨と再成 長を行なわない従来の連続成長の場合に較べ、約1/5 す。研磨表面を有するGaAs/Si基板の上に、MO 10 の値であった。なお、成長時間は全ての層をエチル系原 料を用いて成長した場合と較べ、約半分になった。

> 【0072】その後、キャップ層7を選択的に除去して ゲート電極8を形成し、ゲート電極8の両側のキャップ 層?表面上にソース電極9、ドレイン電極10を形成す る。なお、n型層6、7の不純物濃度は、たとえば約 1. 5×101 cm 程度とする。

【0073】図8は、エンハンスメント(E)モード日 EMTと、デブレッション(D)モード目EMTとを集 請化した!!Ⅰ-V族化合物半導体装置の構成を示す。 図?に示す構成のキャップ層?の上に、さらにInをド ープしたn型Ale.1.Ga..12As:Inエッチングス トッパ屋19およびn型GaAs第2キャップ層20が 形成されている。

【0074】異なるレベルの選択エッチングを行ない、 電子供給層6の上に、Eモードゲート電極23.キャッ フ層?の上にDモードゲート電極24を形成している。 これらのゲート電極を挟んでソース電極、ドレイン電極 を形成すれば、EモードHEMTおよびDモードHEM 丁が得られる。

【0075】なお、このようにして形成されたHEMT 構造におけるシート電子遺度と移動度の測定例を以下に 説明する。なお、比較のため、GaAs基板上にHEM T構造を形成した場合と、SI基板上にGaAs層を形 成し、研磨なしにHEMT構造を形成した場合の測定も 合わせて行なった。なお、成長温度は全て650℃、成 長圧力は76 Torrであった。

[0076]

【表】】

1?

サンプル	シート電子機度(c m *2)	移動館 (cm ^{-z} /Vs·LNT)
G a A s 甚板上	1. 0£12	30000
研修なし	0. 9E12	18000
研磨あり TEGs	1. 0£12	28000
研覧あり TEGa+TMGa	Q. 95T12	25000
研絡あり TEGa+YMGa+In	1. 1 É l 2	28500

この結果から刺るように、エチル・メチル混合原料を用 いると、エチル系原料のみを用いた場合と較べ、やや移 動度が減るが、インシウムをドープすることによってG aAS基板上に成長したものとかなり近い移動度が得ろ れた。また、GaAs/Si基板上の電子走行層の移動 度としては、研磨なしの場合と較べ、著しく改善された 値が得られている。

【10077】なお、限られた実施例に沿って本発明を説 明したが、本発明はこれらに制限されるものではない。 たとえば、Si基板上に成長する第1のバッファ層とし て、GaAsの代わりにA1Asを用いることもでき る。この場合、エチル系原料してはトリエチルアルミニ ウム (TEA1) を用いることができる。

【0078】成長温度は、約450~750℃の節囲で 30 任意に選択することができる。また、成長圧力は数「0 rrから約500Torrの間で任意に選択することが できるが、その内でも100~50 Torrの間が最も 好酒である。

【りり79】つまり、基板表面に到達する原料の速度を 得るためには、100下orr以下の圧力が好ましいの であるが、50Torr以下の圧力では成長膜中にカー ボンが取り込まれ易い傾向にあるのである。

[0080] HEMTの他: ヘテロ構造を有する種々の 化合物半導体装置を製造することができる。たとえば、 借方向に電流を流す程々の電界効果型トランジスタや縦 方向に電流を流すヘテロバイボーラトランジスタ(HB T) 等を製造することができる。

[0081]その他、種々の変更、改良、組み合わせ等 が可能なことは当業者に自明であるう。

[0082]

【発明の効果】以上説明したように、本発明によれば、 表面モホロシが優れたSi芸板上のII!- V族化合物 半導体結晶を得ることのできる成長方法が提供される。 【図面の簡単な説明】

【図1】研磨表面を有するGaAs/S:基板の作成を 説明するための概略断面図である。

【図2】研磨表面を有するGaAs/Sュ基板上に!! ! - V族化合物半導体層を成長する結晶成長方法を説明 するための断面図である。

【図3】!!! 振原料ガスとしてTMGaとTEGaを 用いた時の成長温度に対する表面粗さの関係を示すグラ フである。

【図4】MBEとTMGaのMOCVDによって結晶を 成長した時の結晶構造を示す顕微鏡写真である。

【図5】バレル型成長炉を示す鐵路斜視図である。


【図6】 本発明の実施例によって成長した結晶層の結晶 構造を示す顕微鏡写真である。

【図?】 HEMTの機造を示す機略断面図である。

_【図8】Eモード/DモードHEMTの標準を概略的に 示す断面図である。

【符号の説明】


- 1 \$! 基板
- 2 GaAsバッファ層
- 3a GaAsバッファ層
- 3b A!GaAsバッファ屋
- i-GaAs電子定行層
- i-Al., Gae. , ASスペーサ層
- 11-Al...G 8 e.71 A 5 弯子供給層 6
- 7 n-GaAsキャップ層
- 8 ゲート電極
- 9 ソース電極
- 10 ドレイン電極
- 19 エッチングストッパ層
- 20 第2キャップ圏
- 23 Eモードゲート電極
- 24 Dモードゲート電極
- 31. S . 基板
- 50 32 33 アモルファスG8AS領域




特闘平6-244112

(9)


[図4]



[図6]



[図8]



(10)

[図?]

